Characterization and modeling of nanoscale multi-gate MOSFETs

Abstract

The subject of the PhD is focused on theoretical and experimental studies of nanoscale multi-gate Metal Oxide Semiconductor Field Effect Transistors (MOSFETs). The theoretical part is orientated towards the derivation of analytical expressions for the potential distribution within the channel of the transistors, from which characteristic parameters of the transistors like threshold voltage, subthreshold slope (SS) and Drain Induced Barrier Lowering (DIBL) are derived. The final aim of the work is to obtain analytical compact expressions for the drain current, valid in all regions of operation, i.e. from weak inversion to strong inversion in the below and above threshold voltage regions. First, symmetrical Double-Gate MOSFETs (DG MOSFETs) are studied, whereas the study of all other types of multi-gate MOSFETs (triple-gate and gate-all-around) is based on the derived model of DG MOSFETs. Different approaches produced various and interesting solutions for the different devices. For the experimental part, the transfer characteristics of single-FinFETs and 5-FinFETs were measured at room temperature. For analysis of the experimental data, numerical simulations were performed using the three-dimensional (3-D) SILVACO-ATLAS tools to verify the theoretical speculations and optimize the device performance. A simple analytical expression is derived for the potential distribution along the silicon channel of DG MOSFET in the weak inversion region. The model is compared and verified with the numerical solution of the two-dimensional Poisson’s equation in terms of the geometrical characteristics of the transistor: the channel length (L), the silicon thickness (tSi) and the gate oxide thickness (tox). It is found that the analytical expressions are effective even for channel lengths less than 30 nm, when the ratio of L/tSi is ≥ 2-3. Using the extra potential induced in the channel due to the Short-Channel Effects (SCE), a semi-analytical expression for the subthreshold drain current is derived, through which analytical expressions for the subthreshold slope, the drain-induced barrier lowering and the threshold voltage are obtained and discussed. Comparison of DG MOSFETs with silicon and germanium as channel materials, show that the use of germanium suppresses the SCEs. Using the simple analytical expression for the potential distribution, the transconductance to drain current ratio (gm/Id) and the body factor (n) are derived for undoped silicon DG MOSFETs in the weak inversion regime. The expressions for gm/Id and n depend on a scaling parameter in a universal manner, including the channel length, the silicon layer thickness and the gate oxide thickness. A new and simple threshold voltage expression for DG MOSFETs is derived, which depends on the drain voltage and describes accurately the SCE, as verified by comparing the threshold voltage roll-off with the channel length with simulation results for different silicon thicknesses, gate oxide thicknesses and drain voltage values. The next step is to develop a fully analytical compact expression for the drain current in DG MOSFETs, valid in all regions of operation. The model is based on existing one for long-channel devices, which is properly modified with including the SCEs, the channel length modulation and the series resistance. Using a perimeter-weighted approach, based on the potential distribution in DG MOSFETs, a simple analytical expression of the 3-D potential distribution along the channel of lightly doped silicon tri-gate MOSFETs (TG MOSFETs) is derived in the weak inversion regime. The model is verified through numerical solution of the 3-D Poisson’s equation, showing that the model is valid for different positions within the channel and rounded channel corners, when the ratios of channel length/silicon thickness and channel length/channel width are ≥ 2. The transfer characteristics below threshold were produced and validated. The potential model of TG MOSFETs is extended to the case of tetragonal Gate-All-Around MOSFETs (TGAA MOSFETs), describing their potential distribution with good accuracy. DG, TG and GAA MOSFETs are compared in terms of SCE and it is shown that, with increasing the number of gates, the SCE are suppressed. Finally, the potential distribution for all multi-gate MOSFETs is combined into a single analytical expression, describing the potential distribution in DG, TG and GAA MOSFETs. Finally, an analytical potential model is also developed in the weak inversion regime of short-channel cylindrical gate-all-around (CGAA) MOSFET, based on the rotational symmetry of the cross-section of the TGAA MOSFET. Based on potential distribution model, analytical expressions for the threshold voltage, subthreshold swing and drain-induced barrier lowering were derived. A fully analytical model for the drain current is derived with including the SCEs, the channel length modulation and the series resistance based in an existing one of long-channel devices. The English abstract v proposed drain current model, valid in all regions of operation, is verified by comparing the model with simulation results. In the experimental part of the PhD, the gate and the subthreshold drain leakage currents in tri-gate FinFETs with HfO2-TiN gate stack are investigated experimentally for power supply voltage Vdd = 1 V. The origin of the gate leakage and subthreshold drain leakage currents is investigated in detail, in relation with the geometrical dimensions of the transistor. The importance of the charge-assisted sidewall gate edge tunneling current on the drain leakage current is demonstrated in the case of the narrow FinFETs. Interface charge states of different concentration at the side-wall and top-gate edges are speculated to exist, explaining the leakage current behavior. The special case of 5-FinFETs is investigated experimentally and with 3-D simulations, paying special emphasis on the effect of the fin width on the device performance. It is found that the SCEs are suppressed for fin widths below 50 nm. Device simulations indicate the existence of interface negative charges, causing a positive gate voltage shift in the transfer characteristics. The interface charges density was found to increase from 3×1012 cm-2 to 4×1012 cm-2 with decreasing the fin width from 75 to 25 nm, indicating that the interface charge density of the side-gates is higher compared with this of the top-gate. To improve the device performance, design optimization studies were made in terms of technological parameters of the extension between gate and source/drain contacts.

Η διδακτορική διατριβή επικεντρώνεται στη θεωρητική και πειραματική μελέτη των MOSFET πολλαπλών πυλών νανοδιαστάσεων. Το θεωρητικό τμήμα προσανατολίζεται στη παραγωγή αναλυτικών εκφράσεων για την κατανομές δυναμικού μέσα στο κανάλι από τις οποίες παράγονται χαρακτηριστικές παράμετροι των τρανζίστορ όπως το δυναμικό κατωφλίου, η κλίση των χαρακτηριστικών εισόδου κάτω από την τάση κατωφλίου (SS) και η επαγόμενη από τον απαγωγό μείωση του φράγματος δυναμικού (DIBL). Ο τελικός σκοπός της εργασίας συνίσταται στην δημιουργία αναλυτικών εκφράσεων για το ρεύμα του απαγωγού που να ισχύουν σε όλες τις περιοχές λειτουργίας του τρανζίστορ, από την ασθενή ως την ισχυρή αναστροφή, κάτω και πάνω από την τάση κατωφλίου. Η πρώτη περίπτωση που μελετήθηκε ήταν τα συμμετρικά MOSFET διπλής πύλης (DG MOSFETs) και όλα τα υπόλοιπα τρανζίστορ πολλαπλών πυλών στηρίχθηκαν σε αυτήν την ανάλυση. Για το πειραματικό τμήμα της διδακτορικής διατριβής, οι χαρακτηριστικές εισόδου και εξόδου μονών και 5-FinFET μετρήθηκαν σε θερμοκρασία δωματίου. Για την ανάλυση των πειραματικών δεδομένων, την επιβεβαίωση των θεωρητικών συμπερασμάτων και τη βελτιστοποίηση της απόδοσης των τρανζίστορ, χρησιμοποιήθηκαν τρισδιάστατες αριθμητικές προσομοιώσεις με τον προσομοιωτή SILVACO-ATLAS. Μια απλή και αναλυτική έκφραση παράγεται για την κατανομή δυναμικού κατά μήκος του καναλιού πυριτίου ενός DG MOSFET σε συνθήκες ασθενούς αναστροφής. Το μοντέλο συγκρίνεται και πιστοποιείται με την αριθμητική προσομοίωση της δισδιάστατης εξίσωσης Poisson, ως προς τα γεωμετρικά χαρακτηριστικά του τρανζίστορ, το μήκος του καναλιού (L), το πάχος του καναλιού (tSi) και το πάχος του οξειδίου (tox). Οι αναλυτικές εκφράσεις είναι λειτουργικές ακόμα και όταν το μήκος του καναλιού γίνεται μικρότερο από 30nm αρκεί να ισχύει ο λόγος L/tSi ≥ 2-3. Χρησιμοποιώντας το έξτρα δυναμικό που επάγεται στο κανάλι εξαιτίας των φαινομένων κοντού καναλιού (SCEs), παράγεται μια ημι-αναλυτική έκφραση για το ρεύμα του καναλιού κάτω από την τάση κατωφλίου και μέσω αυτής, η κλίση της χαρακτηριστικής εισόδου κάτω από την τάση κατωφλίου, η επαγόμενη από τον απαγωγό μείωση του φράγματος δυναμικού και το κατώφλι δυναμικού. Η σύγκριση διαφορετικών τρανζίστορ χρησιμοποιώντας ως υλικό του καναλιού πυρίτιο και γερμάνιο αποδεικνύει ότι η χρήση γερμανίου περιορίζει τα φαινόμενα κοντού καναλιού. Με τη βοήθεια των ίδιων αναλυτικών εκφράσεων για την κατανομή δυναμικού, παράγονται αναλυτικές εκφράσεις για το λόγο της διαγωγιμότητας ως προς το ρεύμα του απαγωγού (gm/Id) και τον παράγοντα ιδανικότητας (n) σε συνθήκες ασθενούς αναστροφής ενός αντοπάριστου DG MOSFET. Οι εκφράσεις για το gm/Id και το n εξαρτώνται με τρόπο καθολικό (universal) από έναν βαθμωτό παράγοντα που περιλαμβάνει το μήκος του καναλιού, το πάχος του καναλιού και το πάχος του οξειδίου. Μία νέα και απλή έκφραση για το κατώφλι δυναμικού παράγεται για τα MOSFET διπλής πύλης που εξαρτάται από την τάση του απαγωγού και περιγράφει με ακρίβεια τα SCE. Η ακρίβεια της έκφρασης επιβεβαιώνεται συγκρίνοντας τις αναλυτικές και αριθμητικές τιμές της κύλισης της τάσης κατωφλίου (threshold voltage roll-off) ως προς το μήκος του καναλιού, για διαφορετικά πάχη καναλιού, πάχη οξειδίου και τάσεις του απαγωγού. Το επόμενο βήμα είναι η ανάπτυξη πλήρως αναλυτικών εκφράσεων για το ρεύμα του απαγωγού στα MOSFET διπλής πύλης. Το μοντέλο βασίζεται σε ένα ήδη υπάρχον για μακριά κανάλια και τροποποιείται κατάλληλα ώστε να συμπεριλάβει τα SCE, την αντίσταση σειράς και τη διαμόρφωση του μήκους του καναλιού της πύλης (channel length modulation). Με τη χρήση μια περιμετρικής προσέγγισης βάρους (perimeter-weighted) για την κατανομή δυναμικού του MOSFET διπλής πύλης, παράγονται οι τρισδιάστατες κατανομές δυναμικού των ελαφρά ντοπαρισμένων MOSFET τριπλής πύλης (TG MOSFETs) σε συνθήκες ασθενούς αναστροφής. Το μοντέλο επιβεβαιώνεται με αριθμητικές επιλύσεις της τρισδιάστατης εξίσωσης Poisson και αποδεικνύεται ότι το μοντέλο λειτουργεί για όλα τα σημεία μέσα στο κανάλι όταν οι άκρες του καναλιού είναι στρογγυλοποιημένες και ο λόγος του μήκους του καναλιού ως προς το πάχος και το εύρος του είναι ≥ 2. Οι χαρακτηριστικές μεταφοράς κάτω από την τάση κατωφλίου παράγονται και πιστοποιούνται. Το μοντέλο της κατανομής δυναμικού των TG MOSFETs επεκτείνεται με την ίδια καλή ακρίβεια για την περίπτωση των τετραγωνικών MOSFET περιμετρικής πύλης (Gate-All-Around). Τα DG, TG και GAA MOSFETs συγκρίνονται ως προς τα SCE και αποδεικνύεται ότι αυξάνοντας των αριθμό των πυλών, τα SCE περιορίζονται.. Οι εκφράσεις για τις κατανομές Greek abstract viii δυναμικών όλων των MOSFET πολλαπλής πύλης συνδυάζονται σε μία απλή αναλυτική έκφραση, που περιγράφει την κατανομή δυναμικού στα DG, TG και GAA MOSFETs. Τελικά, ένα απλό αναλυτικό μοντέλο αναπτύσσεται σε συνθήκες ασθενούς αναστροφής και για τα κυλινδρικά MOSFET περιμετρικής πύλης με κοντό κανάλι, που βασίστηκε στη συμμετρία από περιστροφή της κάθετης τομής ενός τετραγωνικού GAA MOSFET. Με βάση το μοντέλο παράγονται η τάση κατωφλίου, η κλίση της χαρακτηριστικής εισόδου κάτω από την τάση κατωφλίου και η επαγόμενη από τον απαγωγό μείωση του φράγματος δυναμικού. Στη συνέχεια αναπτύσσεται ένα μοντέλο που συμπεριλαμβάνει τα SCE, την αντίσταση σειράς και τη διαμόρφωση του μήκους του καναλιού της πύλης (channel length modulation) βασισμένο σε ένα υπάρχον μοντέλο για μακριά κανάλια. Το μοντέλο πιστοποιείται μέσω προσομοιώσεων για όλες τις περιοχές λειτουργίας. Για το πειραματικό τμήμα της διδακτορικής διατριβής μελετώνται πειραματικά τα ρεύματα διαρροής του απαγωγού και της πύλης MOSFET τριπλής πύλης με οξείδιο και πύλη HfO2-TiN για τάση λειτουργίας Vdd = 1 V. Διεξάγεται λεπτομερής μελέτη της πηγής των ρευμάτων διαρροής της πύλης και του απαγωγού ως προς τα γεωμετρικά χαρακτηριστικά των τρανζίστορ. Αναδεικνύεται η βαρύτητα του ρεύματος σήραγγας υποβοηθούμενου από τα φορτία των διεπιφανειών των πυλών με το κανάλι, στο ρεύμα διαρροής του απαγωγού, στην περίπτωση στενών FinFET. Θεωρούνται διαφορετικές συγκεντρώσεις για τις καταστάσεις των φορτίων των διεπιφανειών στις πλευρικές και την πάνω διεπιφάνεια για να ερμηνευτεί η συμπεριφορά του ρεύματος διαρροής. Η ειδική περίπτωση των 5-FinFET ερευνάται πειραματικά και, με τρισδιάστατες προσομοιώσεις δίνοντας ιδιαίτερη έμφαση στην επίδραση του εύρους του καναλιού στην απόδοση του τρανζίστορ. Αποδεικνύεται ότι τα φαινόμενα κοντού καναλιού περιορίζονται όταν το εύρος μειώνεται κάτω από τα 50 nm. Οι προσομοιώσεις των διατάξεων αποδεικνύουν την ύπαρξη αρνητικών φορτίων στις διεπιφάνειες της πύλης, που προκαλούν μετατόπιση της τάσης της πύλης στις χαρακτηριστικές μεταφοράς. Οι προσομοιώσεις επίσης δείχνουν ότι η συγκέντρωση των φορτίων αυξάνεται καθώς το εύρος των τρανζίστορ μειώνεται από τα 75 στα 25 nm αποδεικνύοντας διαφορετικές συγκεντρώσεις φορτίων για τις πλευρικές και την πάνω διεπιφάνεια. Τέλος, για τη βελτίωση της απόδοσης των τρανζίστορ, πραγματοποιείται σχεδιαστική Greek abstract ix βελτιστοποίηση των τρανζίστορ ως προς τις τεχνολογικές παραμέτρους της προέκτασης (extension) του καναλιού, μεταξύ των επαφών της πύλης και της πηγής/απαγωγού.

La thèse s'est développée autour de deux axes majeurs concernant des transistors MOS multi-grilles : i) le développement de modèles analytiques compacts décrivant la distribution du potentiel le long du canal et toutes les autres grandeurs caractéristiques du transistor et ii) l'étude expérimentale d'un MOSFET multi-grille particulier, le FinFET. Une expression analytique simple décrivant la distribution du potentiel dans le canal a été obtenue en faible inversion, pour un transistor symétrique à double grille (DG MOSFET). Les expressions analytiques sont utilisables même pour des longueurs de canal L de moins de 30 nm pourvu que le rappor L/tSi soit ≥ 2 à 3 (tSi épaisseur de la couche de silicium). En utilisant le potentiel additionnel induit dans le canal par les effets de canal court (SCE), une expression semi-analytique a été dérivée pour calculer le courant sous le seuil et, par la suite, la pente sous le seuil, l'abaissement de barrière induit par le drain et la tension de seuil. La comparaison des transistors sur substrat de silicium et de germanium a montré que l'utilisation du germanium supprime les effets SCE. En utilisant la même expression analytique simple pour la distribution du potentiel, le rapport de la transconductance/courant de drain et « body factor», en faible inversion a été déterminé, dans le cas de transisor DG à substrat de silicium non dopé. L'expression de la transconductance et du « body factor » dépendent, d'une manière générale, d'un paramètre scalaire qui inclut la longueur du canal, l'épaisseur de la couche de silicium et l'épaisseur de l'oxyde de grille. Une nouvelle expression simple de la tension de seuil a été obtenue pour le MOSFET DG, dépendant de la tension de drain et décrivant avec précision les effets SCE. Par la suite, on a développé une expression compacte et entièrement analytique des caractéristiques de transfert d'un transistor DG, à partir de l'expression de la tension de seuil. Ce modèle utilise une expression existante pour le cas de canal long, modifiée de façon appropriée pour inclure les effets SCE, la modulation de lalongueur de canal et la résistance série. Grâce à une approche de la distribution du potentiel du transistor DG, pondérée par le périmètre, on a obtenu une expression analytique simple de la distribution du potentiel dans le canal de silicium légèrement dopé, en faible inversion, en trois dimensions (3D), pour le transistor tri-gate (MOSFET TG). Le modèle est applicable en cas de coins arrondis de canal, à condition que les rapports L/ tSi et L/W (W est la largeur de canal) soient ≥ 2. Le modèle a été étendu au cas du transistor Tetragonal Gate-All-Around (TGAA MOSFET). Des transistors DG, TG et de GAA ont été comparés en termes de SCE et on a montré qu' en ajoutant des grilles supplémentaires aux transistors MOSFET, les effets SCE ont été supprimés. Enfin ladistribution de potentiel pour tous les transistors MOSFET multi-grilles a été condensée en une seule expression analytique simple. Un modèle analytique pour le potentiel a été également développé, en inversion faible, dans le cas d'un transistor cylindrique gate-all-around (CGAA) à canal court, basé sur la symétrie de rotation de la section droite du transistor TGAA. Un modèleentièrement analytique pour les caractéristiques de transfert incluant les effet SCE, la modulation de la longueur de canal et la résistance série, a été également dérivé, à partir d'un modèle existant pour le canal long. Pour la partie expérimentale de la thèse, les courants de fuites de grille et de drain sous le seuil ont été étudiés expérimentalement pour les FinFETs à triple grille. L'origine des courants de fuites de grille et de drain, ainsi que leur dépendance avec les caractéristiques géométriques du transistor ont été étudiées. L'impact du courant tunnel assisté par des charges à travers les parois latérales des grilles sur le courant de fuites de drain a été mise en évidence, dans le cas du FinFETs étroit. Afin d'expliquer le comportement du courant de fuites, plusieurs valeurs de concentrations (de dopage) ont été supposées. Le cas spécial de 5-FinFETs a été étudié expérimentalement et théoriquement, à l'aide de simulations 3D. Les effets SCE sont supprimés avec le rétrécissement de la largeur en dessous de 50nm. Plusieurs valeurs de densités de charges ont été également supposées. Optimisation des aspects relatifs à l'extension effectué.