Σχεδιασμός υλικού και λογισμικού επαναδιαμορφούμενων συστημάτων VLSI με χαμηλή κατανάλωση ισχύος

Abstract

This PhD deals with the development of novel methodologies for hardware/software co-design, targeting to develop more efficient reconfigurable architectures. Even though the proposed methodologies are applicable to any device, throughout this thesis they are applied in order to improve the most common reconfigurable architecture, the FPGA (Field-Programmable Gate Array). More specifically, during this thesis a novel reconfigurable architecture was designed in full-custom approach. This device exhibits remarkable power/energy savings compared to existing approaches, without affecting other crucial design parameters, such as delay and/or silicon area. An equivalent important problem is the development of supporting algorithms and CAD tools that fully employ the features introduced by the target reconfigurable architecture. Due to this, a design framework targeting to FPGAs was also developed. Based on existing studies among the alternative platforms for realizing digital applications onto hardware, it is evident that the reconfigurable architectures exhibit remarkably better results compared to general purpose (CPU) and special purpose (DSP) processors. However, they are not so efficient as the application specific hardware (ASIC). This occurs due to the limitations of interconnection network, which occupies almost the 80% of the device area, while it consumes about 85% of the total energy dissipation. Moreover, if we take into consideration that the interconnection resources are not fully utilized over the reconfigurable architecture, we might conclude that a more careful design is required. In order to resolve this problem, throughout this thesis a methodology for designing general-purpose heterogeneous interconnection networks is proposed. This methodology meets the requirements of the employed algorithms (i.e. placement and routing), as well as the application domains (Le. multimedia, DSP, etc.) that are realized onto the FPGA. The increased power/energy consumption of reconfigurable architectures, among others affects the on-chip temperature during their operation. This issue was recently described from the industry development of reconfigurable architectures, as one of the most important problem, which needs to be resolved immediately. Moreover, this problem is even more crucial than the corresponding one from ASIC devices, due to the increased power density of FPGAs. Among other problems that might occur due to the high temperature values, are the reliability issues, as well as the life-time reduction. In order to face this problem, during this thesis, a novel methodology that manages the on-chip temperature is proposed. This methodology guarantees to reduce the maximal temperature values and to distribute their power/temperature sources over the whole architecture. Apart from the disadvantages that reconfigurable architecture exhibits, compared to ASIC devices, it has a competitive advantage, as it permits the implementation of every application. More specifically, the opportunity for altering the functionality of the reconfigurable hardware let FPGAs realize applications in short time and with reduced cost. We have to mention that, in order this opportunity to be fully employed, there is a demand for CAD tool that manage efficiently all the parameters introduced by this procedure. Due to this, I propose a methodology for calculating the configuration data regarding the reconfigurable architectures, which is independent of the target FPGA device, while it supports a number of features (Le. partial, dynamic, run-time configuration, etc.) which leads to more efficient application realization. The modem digital applications demand even more powerful devices that operate in higher operation frequencies, while they consume less power. In order the current architectures to satisfy this demand; they integrate more logic blocks onto the same chip. As a result, the new devices exhibit additional problems that are related to the increased wire-length. Such a design constraint has turned the industry to employ alternative fabrication technologies targeting to the design of architectures. These approaches are apart from the conventional CMOS technology, as the device scaling has almost reached the fabrication limits of silicon. One of the emerging technologies that shows promising results for this problem is the three dimensional integration, which is thought to be used for the designing of upcoming devices. However, apart from the advantages that this technology provides, up to now there are no available CAD tools that quantify the potential gains of employing such a new design approach. Due to this, the last issue that is discussed in this PhD thesis affects the development of a novel design methodology, as well as the supporting CAD tools, targeting to 3D reconfigurable architectures.

Η παρούσα Διδακτορική Διατριβή διαπραγματεύεται την ανάπτυξη νέων μεθοδολογιών τόσο από πλευράς υλικού, όσο και λογισμικού, οι οποίες αποσκοπούν στον αποτελεσματικότερο σχεδιασμό επαναδιαμορφούμενων αρχιτεκτονικών. Αν και οι αρχές που διέπουν τις συγκεκριμένες μεθοδολογίες είναι καθολικές, εντούτοις στα πλαίσια της παρούσας Διδακτορικής Διατριβής εφαρμόζονται προκειμένου να βελτιστοποιηθεί ο βασικός εκπρόσωπος αυτής της κατηγορίας υλικού, το FPGA (Field-Programmable Gate Array). Πιο συγκεκριμένα, στα πλαίσια της παρούσας Διατριβής έχει αναπτυχθεί μια επαναδιαμορφούμενη αρχιτεκτονική, η οποία χαρακτηρίζεται από μειωμένες απαιτήσεις κατανάλωσης ισχύος/ενέργειας, χωρίς όμως να παρατηρούνται επιπτώσεις στις τιμές άλλων σχεδιαστικών παραμέτρων (π.χ. καθυστέρηση, απαιτήσεις για επιφάνεια πυριτίου, κτλ.) σε σχέση με τις αντίστοιχες προσεγγίσεις της βιβλιογραφίας. Εξίσου σημαντικό πρόβλημα με τον σχεδίασμά μιας αποτελεσματικής αρχιτεκτονικής, θεωρείται πως είναι και η ανάπτυξη των αλγορίθμων και των εργαλείων CAD, τα οποία αξιοποιούν στον έπακρο τις ιδιαιτερότητες/χαρακτηριστικά που προσφέρει η εκάστοτε επαναδιαμορφούμενη αρχιτεκτονική. Για το σκοπό αυτό, στα πλαίσια της παρούσας Διδακτορικής Διατριβής έχει επιπλέον αναπτυχθεί και μια ολοκληρωμένη σχεδιαστική ροή εργαλείων CAD, η οποία απευθύνεται σε FPGA. Στηριζόμενοι σε υπάρχουσες μελέτες, οι οποίες συγκρίνουν την αποτελεσματικότητα υλοποίησης των ψηφιακών εφαρμογών σε εναλλακτικές αρχιτεκτονικές, καθίσταται προφανές πως τα FPGA αν και προσφέρουν καλύτερες επιδόσεις συγκρινόμενα με τους επεξεργαστές γενικού (CPU) και ειδικού (DSP) σκοπού, εντούτοις υπολείπονται σημαντικά εκείνων των υλικών ειδικού σκοπού (ASIC). Μία από τις αιτίες αυτού είναι και το δίκτυο διασύνδεσης τους, το οποίο καταλαμβάνει περίπου το 80% της συνολικής επιφάνειας, ενώ καταναλώνει το 85% της δαπανώμενης ενέργειας. Λαμβάνοντας επιπλέον υπόψη πως οι πόροι διασύνδεσης δεν αξιοποιούνται πλήρως και ομοιόμορφα κατά μήκος της επαναδιαμορφούμενης αρχιτεκτονικής, συμπεραίνουμε πως απαιτείται ένας πιο προσεκτικός σχεδιασμός αυτών. Για την αντιμετώπιση του συγκεκριμένου προβλήματος, στα πλαίσια της παρούσας Διδακτορικής Διατριβής προτείνεται μια σχεδιαστική μεθοδολογία για την ανάπτυξη ετερογενών δικτύων διασύνδεσης, τα οποία ανταποκρίνονται καλύτερα τόσο στις απαιτήσεις των χρησιμοποιούμενων αλγορίθμων υποστήριξης (π.χ. placement and routing), όσο και στις κατηγορίες των εφαρμογών (π.χ. multimedia, DSP, κτλ.) που υλοποιούνται στο FPGA. Οι αυξημένες τιμές κατανάλωσης ισχύος/ενέργειας που εμφανίζουν οι επαναδιαμορφούμενες αρχιτεκτονικές, μεταξύ των άλλων επηρεάζουν και την εμφανιζόμενη θερμοκρασία που αναπτύσσεται κατά τη διάρκεια λειτουργίας των τελευταίων. Το συγκεκριμένο θέμα προσφάτως έχει χαρακτηριστεί από τη βιομηχανία ανάπτυξης επαναδιαμορφούμενων αρχιτεκτονικών ως ένα από τα σημαντικότερα προβλήματα, το οποίο χρήζει άμεσης αντιμετώπισης. Μάλιστα το πρόβλημα αυτό καθίσταται ακόμη εντονότερο από το αντίστοιχο που παρατηρείται στις συσκευές ASIC, λόγω της αυξημένης πυκνότητας ισχύος που εμφανίζουν τα FPGA. Μεταξύ των προβλημάτων που ενδέχεται να ανακύψουν από τα υψηλά επίπεδα θερμοκρασίας είναι ο περιορισμός της αξιοπιστίας, καθώς και η μείωση του χρόνου ζωής. Για την αντιμετώπιση του συγκεκριμένου προβλήματος στα πλαίσια της παρούσας Διδακτορικής Διατριβής προτείνεται μια νέα μεθοδολογία διαχείρισης της εμφανιζόμενης θερμοκρασίας, η οποία εγγυάται αρχικά τον περιορισμό των μέγιστων τιμών αυτής, και εν συνεχεία την ομοιόμορφη κατανομή της σε ολόκληρη την επιφάνεια της αρχιτεκτονικής. Παρά τα μειονεκτήματα που εμφανίζουν οι επαναδιαμορφούμενες αρχιτεκτονικές σε σχέση με τις αντίστοιχες υλοποιήσεις σε ASIC, αυτές παρουσιάζουν ένα συγκριτικό πλεονέκτημα σύμφωνα με το οποίο επιτρέπεται η υλοποίηση οποιασδήποτε εφαρμογής. Πιο συγκεκριμένα, η παρεχόμενη δυνατότητα για εύκολη και γρήγορη τροποποίηση του συνόλου (ή τμήματος) ενός ψηφιακού σχεδιασμού τις καθιστά κατάλληλες για την γρήγορη ανάπτυξη τελικών προϊόντων, τα οποία παράλληλα χαρακτηρίζονται από μειωμένο κόστος σχεδιασμού. Πρέπει όμως να σημειωθεί πως προκειμένου η δυνατότητα αυτή να αξιοποιείται στο έπακρο, απαιτούνται εργαλεία CAD, τα οποία θα διαχειρίζονται αποτελεσματικά όλες τις παραμέτρους που η συγκεκριμένη διαδικασία εισάγει. Για το σκοπό αυτό, στα πλαίσια της παρούσας Διδακτορικής Διατριβής προτείνεται μια μεθοδολογία υπολογισμού της πληροφορίας προγραμματισμού επαναδιαμορφούμενων αρχιτεκτονικών, η οποία είναι ανεξάρτητη της επαναδιαμορφούμενης αρχιτεκτονικής, ενώ παράλληλα υποστηρίζει ένα πλήθος δυνατοτήτων (π.χ. μερική, δυναμική, κατά τη διάρκεια λειτουργίας, κτλ.) που επιτρέπουν την αποτελεσματικότερη υλοποίηση των εφαρμογών. Το τελευταίο θέμα που μελετάται στην παρούσα Διδακτορική Διατριβή αφορά την ανάπτυξη μιας σχεδιαστικής μεθοδολογίας, καθώς και των συνοδευτικών εργαλείων CAD υποστήριξης αυτής, τα οποία μπορεί να προσφέρουν συγκριτικά αυξημένες επιδόσεις. Πιο αναλυτικά, προκειμένου να υλοποιηθούν οι σύγχρονες ψηφιακές εφαρμογές απαιτείται αυξημένη σχεδιαστική πολυπλοκότητα, η οποία συχνά επιτυγχάνεται με την ολοκλήρωση ολοένα και περισσότερων στοιχείων λογικής πάνω στο ίδιο chip. Αποτέλεσμα της συγκεκριμένης τάσης είναι η περαιτέρω επιδείνωση των προβλημάτων που οφείλονται στα μεγάλα μήκη καλωδίωσης. Ο περιορισμός αυτός έχει στρέψει τις εταιρείες που δραστηριοποιούνται στο σχεδιασμό και την κατασκευή αρχιτεκτονικών να προσανατολιστούν σε διαφορετικές τεχνολογίες ολοκλήρωσης, πέρα από τη συμβατική CMOS, μιας και η διαρκής κλιμάκωση των διαστάσεων σχεδιασμού έχει σχεδόν αγγίξει τα κατασκευαστικά όρια του πυριτίου. Μια από τις λύσεις στο συγκεκριμένο πρόβλημα αναμένεται να δοθεί μέσω της ολοκλήρωσης κατά την τρίτη διάσταση, η οποία εκτιμάται πως στα επόμενα χρόνια θα αποτελεί την βασική τεχνολογία σχεδιασμού/κατασκευής ψηφιακών κυκλωμάτων. Παρά τα συγκριτικά πλεονεκτήματα όμως που προσφέρει η συγκεκριμένη τεχνολογία, μέχρι στιγμής δεν υπάρχουν εργαλεία CAD τα οποία είναι σε θέση να ποσοτικοποιήσουν τα σχεδιαστικά οφέλη. Για το σκοπό αυτό, στα πλαίσια της παρούσας Διδακτορικής Διατριβής έχει αναπτυχθεί ένα ολοκληρωμένο σχεδιαστικά περιβάλλον το οποίο απευθύνεται σε 3Δ επαναδιαμορφούμενες αρχιτεκτονικές, το οποίο μπορεί να χρησιμοποιηθεί είτε για την διερεύνηση εναλλακτικών αρχιτεκτονικών, είτε για την υλοποίηση εφαρμογών σ’ αυτές.