Εργαλεία CAD για τον υπολογισμό ισχύος και αξιοπιστίας κυκλωμάτων VLSI

Abstract

Main object of this thesis is to deal with the issue of simulation, verification and optimization of VLSI digital designs. A technique for fast simulation is described by using a library of cells pre-characterized transitions. This technique can provide transient analysis level of detail results in logic level simulation time. There is also a method for inserting power supply IR-drop effect in this logic level analysis of the digital design. Another chapter deals with power optimization using circuit re-synthesis for leakage power reduction. Finally, a technique is present for soft error rate estimation through simulations that provides information about the design reliability.

Η διατριβή ασχολείται με τον τομέα της ανάπτυξης εργαλείων CAD για προσομοίωση, ανάλυση και βελτιστοποίηση ψηφιακών κυκλωμάτων VLSI. Η μελέτη επικεντρώνεται στα τελευταία στάδια μιας ψηφιακής σχεδίασης όταν έχει σχηματιστεί μια πρώτη δομή του κυκλώματος. Γίνεται ανάλυση μιας μεθόδου προσομοίωσης με χρήση βιβλιοθήκης προχαρακτηρισμένων μεταβάσεων η οποία παρέχει ακρίβεια αποτελεσμάτων επιπέδου προσομοίωσης τρανσίστορ αλλά σε χρόνο αντίστοιχο μιας προσομοίωσης σε λογικό επίπεδο. Μια παραλλαγή αυτής της μεθόδου λαμβάνει υπόψην την επίδραση του φαινομένου πτώσης τάσης τροφοδοσίας κατά την προσομοίωση. Επιπλέον παρουσιάζεται μια μέθοδος εκτίμησης, βάση προσομοιώσεων της αξιοπιστίας ενός ψηφιακού κυκλώματος.